建立基本操作、信号检查和验证响应是电路板启动的基础。这意味着要知道信号看起来是否正确、信号是否正在通信、命令总线是否正常运行、电压和定时设置是否在正确的误差范围内、通道是否同时显示读取和写入数据包。这些早期步骤至关重要，需要专门为内存设计的这一阶段构建的简单专用工具。这不是合规性测试，而是需要更多的调试。
- 来自 DRAM（读）或控制器（写）的信号看起来正确吗？
- 初始电压和时序详细信息是否位于正确的位置？
- 命令总线通信是否正确？
要最大限度地提高示波器的 DDR 信号质量，就必须最大限度地减少探头和interposer 对设计的影响。Teledyne LeCroy DH 系列探头是低噪声和低负载有源探头，带有焊接前端和 QuickLink 适配器，Interposer 通过将测试点放置在靠近 DRAM ball的位置，可以进一步增强信号质量。 然后，可以使用虚拟探测对探头和interposer 进行去嵌。
JEDEC 要求在 DRAM BALL（BGA）或图片中的 1 号测试位置进行 DDR 测量。如果您的探针位置目前位于 #2（interposer）或 #3（总线中段或 VIA），则可以在开始 DDR 验证或测量之前虚拟移动探针位置。
- 对 .2SP、.3SP 和 .6SP S 参数文件进行去嵌时，会考虑到带有interposers和risers的T点。
- 虚拟探测可将探测点移至内存控制器，以分析压力较大的读取数据包。
- 消除由总线中间探针位置引起的问题
探测设置错误（例如反射）可能会与 DDR 设计质量相混淆。 Teledyne LeCroy 的 Virtual Probe @ Receiver 可用于消除反射，让您更好地了解实际 DDR 设计性能。
- 使用虚拟探测消除接收端端接问题 (VP@RCVR)。
Teledyne LeCroy 的 HDA125 逻辑分析仪以数字方式探测 DDR 命令地址，并为其他信号保留示波器模拟通道。 DDR 协议解码和触发可用于这些数字探测信号，以隔离 DDR 活动和数据信号，从而加快调试速度。 HDA125 逻辑分析仪支持用于解码和触发的最高 8400 MT/s DDR5 CMD 地址线。
- 适用于 DDR5 以下的解码和触发
- 解码 JEDEC 的命令真值表
- 执行更好的 R/W 分离，命令总线知道数据包位置
- 在通道上叠加 R/W 视觉效果